今日的行程：
辦公室：08:50 - 20:00
讀書室：20:00 - 20:30

正片開始

今日的記錄：

RISC-V 體系結構編程與實踐: Ch 1 基礎知識

• RISC-V
  • RISC-V 的發展歷程和商業模式
  • 常見的 RISC-V 處理器: SiFive FU540、香山處理器、Andes AX25、AX45、AX65 系列處理器
  • 基本概念：
    • HART
    • privilege level: M -> S -> U, M -> HS -> VS -> VU
    • SBI (Supervisor Binary Interface)
  • 通用暫存器: X0-X31 (有些 calling convention 但先略)
  • 系統暫存器: 有分 M、S、U mode
    • 個人覺得 {m,s}status 以及 和 interrupt 有關的最為複雜 XD，interrupt 有關的會再後續相關章節紀錄
    • MPRV 好像有個有趣的應用，想起來的話，再來補上
  • 香山處理器 官方文件介紹和書上的介紹都非常的詳細
    • 前端：主要在解析指令，prefetch, decode, prediction 等等，解析指令成 micro-operations
    • 後端：主要在執行前端解析完成的 micro-operation，rename, dispatch, OoO schedular
    • Memory Access subsystem

總結

6. 在香山處理器體系結構中，前端子系統包括哪些模組 (module)？

Branch Prediction Unit, Instruction Fetch Unit, Decoder, ...

7. 在香山處理器體系結構中，後端子系統包括哪些模組？

Rename Module, Dispatcher, Schedular, ALU,...